PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04~175034

(43)Date of publication of application: 23.06.1992

(51)Int.CI.

H04L 12/48

(21)Application number : 02-293012

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

30.10.1990

(72)Inventor: MIURA SETSUKO

YAMANAKA HIDEAKI OSHIMA KAZUYOSHI AOYAMA SHIGERU

(30)Priority

Priority number: 02229893

Priority date: 31.08.1990


Priority country: JP


(54) CELL EXCHANGE

(57)Abstract:

PURPOSE: To attain cell exchange without much increasing the speed and to reduce a cell abort rate by storing an input cell at an incoming line speed, managing an address in a buffer memory by destination and reading and outputting the data at a speed twice an outgoing line speed.

CONSTITUTION: When a cell is inputted, a header processing circuit 10i (i=1-n) checks whether or not the cell is a multiple address cell, reads outgoing line numbers 21, 22 of destination, writes destination information in the order of incoming line numbers 11, 12 and sends the cell to a buffer selection circuit 16. The cell is written in an incoming line speed adjustment buffer 21 and the circuit 16 decides a number of a buffer memory to be written therein. An incoming line spatial switch 13 connects the buffer 21 and the decided memory and stores the cell to the prescribed buffer. At first a buffer memory for writing a multiple address cell B whose destination is numbers 21, 22 is selected. When the buffer memory 1 is selected, a cell number to be in multiple address with the buffer 10 is added to the cell B and the result is stored as a cell B2 and addresses of the buffer 10 are arranged in a queue by destination addressed to the outgoing line numbers 21, 22.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

◎ 公 開 特 許 公 報 (A) 平4-175034

®Int. Cl..⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)6月23日

H 04 L 12/48

7830-5K H 04 L 11/20

Z

審査請求 未請求 請求項の数 4 (全19頁)

9発明の名称 セル交換装置

②特 願 平2-293012

❷出 願 平2(1990)10月30日

特許法第30条第1項適用 1990年9月15日、社団法人電子情報通信学会発行の「1990年電子情報通信学会秋季全国大会講演論文集」に発表

優先権主張 @平 2(1990) 8月31日 30日本(JP) 30特願 平2-229893

@発明者 三浦

摂 子

神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社通

信システム研究所内

@発明者 山中 务

秀 昭

神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社通

信システム研究所内

勿出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

個代 理 人 弁理士 曾我 道照

外6名

最終頁に続く

明細音

1. 発明の名称 セル交換装置

2. 特許請求の範囲

(1) データ郎と数データ郎の宛先情報を含む ヘッダより構成される同報或は非同報セルを入力 する複数の入線と、宛先情報に従ってセルが指定 宛先に出力される複数の出線とを備えると共に、 各入線対応に設けられ入力されたセルのヘッダよ り宛先情報、及び該セルが同報或は非同報セルか を検出するヘッダ処理回路と、非問報セルとして 検出されたセルにはカウント値1を付加し、同報 セルには宛先数をカウント値として付加してアド レス指定により各アドレスに書き込むと共に、セ ル読み出し時にはカウント値を 1 減算する複数の バッファメモリと、これらバッファメモリと前記 ヘッダ処理回路とを接続する入線空間スイッチ と、読み出されたセルを宛先情報に従って1本或 は多数木の出線に同時に出力する出線空間スイッ チと、前記入線空間スイッチを制御して、前記セ

つ読み出すと空にし、また同報セルは異なるタイミングで複数回読み出して前記同報セルカウンタの値が0となると空にすることが可能なメモリと、セルを格納している前記メモリ内アドレスを管理するパッファ制御装置と、前記メモリと入線を接続するための装置とを備えたことを特徴とするセル交換装置。

の値が0となると空にすることが可能な複数の バッファメモリと、前記ヘッダ処理回路と所定の バッファメモリとを投続する入線空間スイッチ と、読み出されたセルを宛先情報に従って1本並 は多数本の出線に同時に出力する出線空間スイッ チと、前記入線空間スイッチを制御して、前記セ ルが書き込まれるバッファメモリを選択し、前記 入線速度以上の速度で前記バッファメモリに前記 セルを書き込ませるとともに、前記書き込まれた セルのバッファメモリ内のバッファ番号を前記セ ルの宛先別に管理し、それに基づいて前記セルを 所定の順番で前記出線速度以上の速度で前記バッ ファメモリから読み出させ、前記セルがそのヘッ **ダ郎で指定される前記出線に出力されるように、** 前記出線空間スイッチを制御するバッファ制御回 路とを備えたことを特徴とするセル交換装置。

(4) データ部と該データ部の宛先情報を含む ヘッダより構成される同報或は非同報セルを入力 する複数の入線と、宛先情報に従ってセルが指定 宛先に出力される複数の出線とを備えると共に、

各入線対応に設けられ入力されたセルのヘッダよ り宛先情報、及び該セルが同報或は非同報セルか を検出するヘッダ処理回路と、周報セル読み出し 個数をカウント値として管理する同報セルカウン タと、非同報セルと同報セルをアドレス指定によ り各アドレスに書き込むと共に、非同報セルは1 つ読み出すと空にし、また同報セルは異なるタイ ミングで複数回読み出して前記同報セルカウンタ の値がりとなると空にすることが可能で複数のセ ルを格納のできるパッファメモリと、1本或は多 数本の入線に同時に到着したセルを多重して1つ の前記パッファメモリへ書き込むための入線多重 器と、多重されて読み出されたセルを宛先情報に 従って1 本或は多数本の出線に分離して同時に出 力する出線分離器と、セルを格納しているバッ ファメモリのアドレスをセルの宛先出線別に管理 してセルの順序を保つ制御をするバッファ制御回 路とを備えたことを特徴とするセル交換装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、音声、データ、画像などのマルチメディアの種々の情報をブロック化したセルを、 高速で交換するセル交換装置に関するものであ

(従来の技術)

第10図は例えば電子情報通信学会論文誌 B-1 Vol. J72-B-1 No.11 pp.1070-1075.1987年11月に示された従来のセル交換装置を示すブロック図である。図において、 $\{1_1\}\sim\{1_n\}$ はバケットが入力されるn $\{n\ge 2\}$ 本の入線であり、このバケットは固定長で、それぞれが、コード化された宛先情報を含むヘッダ部を備えている。 $\{2_1\}\sim\{2_n\}$ を協記バケットがそのヘッダ部にて指定された死先に応じて出力されるm $\{m\ge 2\}$ 本の出線である。 $\{3_1\}\sim\{3_n\}$ は入力された前記バケットが入力されたるのに変換される $\{1_1\}\sim\{1_n\}$ を、空とバッファ選択スイッチである。

(5₁)~(5₄) は前記パッファメモリ(3₁)~(3₄) の各々に対応して用意され、対応付けられたパッファメモリ(3₁)~(3₄) に蓄積されるパケットのヘッダ部のみを抽出して記憶するヘッダ記憶回路である。(6₁)~(6₄) はこれら各ヘッダ記憶回路(5₁)~(5₄) に対応して設けられ、対応するヘッダ記憶回路(5₁)~(5₄) の記憶内容に該当する出力ラインに送出する出力のみを有意にする出線選択回路である。

(7.1)~(7.n) は前記出線(2.1)~(2.n)のそれぞれに対応して用意され、前記各出線選択回路(6.1)~(6.n) の送出する出力を受けて、それを前記パッファメモリ(3.1)~(3.n) のパッファ番号にコード化するエンコーダである。(8.1)~(8.n) はエンコーダ(7.1)~(7.n) 対応に設けられ、各エンコーダ(7.1)~(7.n) にてコード化されたパッファ番号が含き込まれ、それが入力された順番に読み出されるファーストイン・ファーストアウト(以下、FIFOという) タイプのFIFOメモリである。(9.1)~(9.n) は各出線(2.1)~(2.n) 対応に用意されて、対応する

FIF0メモリ (8_1) \sim (8_n) から出力されるバッファ番号によって制御され、バッファメモリ (3_1) \sim (3_4) に苦積されているパケットをそのヘッダ彫で指定される出線 (2_1) \sim (2_n) に出力するバッファ接続スイッチである。

また、 (7 m + 1) . (8 m + 1) . (30) . (31) は同報セル用に設けられたもので、 (7 m + 1) は同報用のエンコーダ、 (8 m + 1) は同報用 F1 F0 メモリ、 (30) はヘッダの同報宛先に従い、各出線対応に同報か否かを指定する同報選択回路、 (31 1) ~ (31 m) はその指定に従い同報/個別を切り換える M スイッチである。

なお、ここでは、伝送される情報の単位として せかの代わりにパケットを用いてか割し、それにチメディア情報をブロック単位に分割し、それにうた 先情報を含んだヘッダ部を付加しているといったは、セルもパケットも同じものを実現している。 ただし、一般的にはパケットは1つのプレックの長さが可変長として扱われるのに対われて かれて関連で規定された固定長として扱われて

いる点で異なっている。

次に動作について説明する。ここで、第11図はその各部の信号のタイミングを示すタイムチャートで、バッファメモリ (3 i) および (3 i) が空いている時、入線 (1 i) と (1 a) から出線 (2 i) 宛のバケットを同時に受信した場合の制御の流れを示している。また、ここで扱われるパケットは前述のように固定長であり、そのヘッダ部は宛先情報としてコード化された出線番号を含むものとする。

入線 (11)~ (1n)にバケットが到着すると、空きバッファ選択スイッチ (4) はバッファメモリ (31)~ (3n) 中の空いている 1 つを選択し、それをバケットの到着した入線 (11)~ (1n)と接続する。ここで、第11図の (4) および (0) に示なるうに、ヘッダ部にて同一の出線 (21)の出場 る。に、ペッダ部にて同一の出線 (21)の出場 子 1 が 宛先として指定されたバケットが、入りに、 2 が 宛先として指定されたバケットが、入りに、 2 が 宛先として指定されたバケットが、 2 パッファ 選択スイッチ (4) は、例えば入線 (11)~ (1n)を若番順に、そして空いているバッファメモリ (31)~ (3n) も若番順に選んでそれらを接続す

る。従って、この場合、空きバッファ選択スイッチ (4) によって入線 (1 i)がバッファメモリ (3 i)に、入線 (1 n)がバッファメモリ (3 k) にそれぞれ接続され、入線 (1 i)に到着したバケット A がバッファメモリ (3 i)に、入線 (1 n)に到着したバケット B がバッファメモリ (3 k) にそれぞれ蓄積される。

(5 m) の内容が指定する出線番号に対応した出力 ラインに送出される出力にのみを有意、すなわち "1"にし、他の出力ラインへ送出される出力は 無意、すなわち"0"のままとする。バッファメ モリ(3 m) ~(3 m) を解放し、それを空きバッファ 選択スイッチ(4) に知らせて以降のバケットの受 信に備える。

また同報セルが到着した時は、同報用 F1 F0 で 同報セルを到着順に受け付け、バッファメモリ (31)~(3 x) からヘッダが指定する複数の出線へ 一斉に同報セルを出力する。

(発明が解決しようとする課題)

従来のセル交換装置は以上のように構成されているので、バッファメモリ (31)~(3 m) からセルを読み出す際に、他のセルとの衝突を避けるために1つのバッファメモリ (3 n)~(3 m) は1つのセルしか蓄積することができず、セルの書き込み数がバッファメモリ (3 n)~(3 m) の数を越えた場合、そのセルは廃棄されることになり、また、セルの廃棄率を下げるために非常に多くのバッファ

メモリ (3,)~ (3 m) を用意する必要があり、さらに、その結果としてバッファメモリ (3 m)~ (2 m) の お果としてバッファメモリ (2 m)の 接続のと入口に、 空きバッファ選択スイッチ (4) 及び はないないない ないない ないない ないない はい の が ない ない ない ない ない ない ない と で 逆 転 かい を がい せん と で 逆 転 が が が ない ない と 同 報 で ない セルと で 逆 転 け い ない ない と で 逆 転 は 出 線 に り い ま た 問 報 セルを 送 なくなるという 問題があった。

この発明は上記のような課題を解消するためになされたもので、バッファメモリの数を少なくしてもセルが衝突して廃棄されることが少なく、バッファメモリと入線および出線とを接続するスイッチの規模を小さくすることができ、セルの題序を保ち出線の利用率の低下しない問報機能を持つセル交換装置を得ることを目的とする。

(課題を解決するための手段)

この第1の発明に係るセル交換装置は、データ 部と該データ部の宛先情報を含むヘッダより構成 される同報或は非同報セルを入力する複数の入線 と、宛先情報に従ってセルが指定宛先に出力され る複数の出線とを備えると共に、各入線対応に設 けられ入力されたセルのヘッダより宛先情報、及 び眩セルが問報或は非同報セルかを検出するヘッ ダ処理回路と、非同報セルとして検出されたセル にはカウント値1を付加し、同報セルには宛先数 をカウント値として付加してアドレス指定により 各アドレスに書き込むと共に、セル読み出し時に はカウント値を 1 減算する複数のバッファメモリ と、これらバッファメモリと前記ヘッダ処理回路 とを接続する入線空間スイッチと、読み出された セルを宛先情報に従って1本或は多数本の出線に 同時に出力する出緯空間スイッチと、前記入線空 間スイッチを制御して、前記セルが書き込まれる **パッファメモリを選択し、前記入線速度以上の速** 度で前記パッファメモリに前記セルを書き込ませ るとともに、前記者を込まれたセルのパッファメ モリ内のバッファ番号を前記セルの宛先別に管理 し、それに基づいて前記セルを所定の順番で前記 出線速度以上の速度で前記バッファメモリから読 み出させ、前記セルがそのヘッダ部で指定される 前記出線に出力されるように、前記出線空間ス イッチを制御するバッファ制御回路とを備えたも のである。

なると空にすることが可能なメモリと、セルを格納している前記メモリ内アドレスを管理するバッファ制御装置と、前記メモリと入線を接続するための装置と、前記メモリと出線を接続するための装置とを備えたものである。

また、第4の発明に係るセル交換装置は、データ部と該データ部の宛先情報を含むヘッダより構成される同報或は非同報セルを入力する複数の入線と、宛先情報に従ってセルが指定宛先に出力される複数の出線とを備えると共に、各入線対応に設けられ入力されたセルのヘッダより宛先情報、

及び該セルが同報或は非同報セルかを検出する ヘッダ処理回路と、同報セル読み出し個数をカウ ント値として管理する問報セルカウンタと、非同 報セルと同報セルをアドレス指定により各アドレ スに書き込むと共に、非同報セルは1つ読み出す と空にし、また同報セルは異なるタイミングで複 数回読み出して前記同報セルカウンタの値が0と なると空にすることが可能で複数のセルを格納の できるパッファメモリと、1本或は多数本の入線 に同時に到着したセルを多重して1つの前記パッ ファメモリへ書き込むための入線多重器と、多重 されて読み出されたセルを宛先情報に従って1本 或は多数本の出線に分離して同時に出力する出線 分離器と、セルを格納しているパッファメモリの アドレスをセルの宛先出線別に管理してセルの順 序を保つ制御をするパッファ制御回路とを備えた ものである.

(作用)

第 1 の発明におけるセル交換装置は、入線より 入力されたセルを、その宛先の検出を行った後、

入線空間スイッチによって選択されたバッファメ モリへ同報するセル数をカウント値として付加し て高速に書き込み書積し、蓄積されたセルのバッ ファメモリ上のバッファ番号をその宛先別に管理 して、当該宛先別に管理されたアドレスに基づい てパッファメモリをアクセスし、そこに蓄積され たセルを高速に読み出すことで、同一パッファメ モリからセルを読み出す機会を多くして読みだし 時のセル衝突を減らし、また同報セルの読みだし はセルをバッファメモリに格納する際セルに付加 していたカウント値を1ずつ減らし、カウント値 が 2 以上のときはバッファにセルを残して複数回 セルを読み出し、出線空間スイッチを1対多接続 する事によりセルを同時に複数読み出して同報機 能を実現するが、非同報セルの読み出しはバッ ファメモリのカウント値が1なので1セル読み出 すとバッファを空にすることで実現し、また出線 空間スイッチによってそのバッファメモリと所定 の出線を接続することにより、少数のバッファメ モリでセルの衝突による廃棄が少なく、バッファ

メモリと入線および出線とを接続するスイッチの 規模を小さくすることが可能なセル交換装置を実 現する。

第3の発明におけるセル交換装置は、入線より入力されたセルを、その宛先の検出を行った後、入線空間スイッチによって選択されたパッファメモリへ高速に書き込み蓄積し、同報セルについては同報する宛先数をカウント値として同報セルカウンタに書き込んでおき、1宛先へ読み出す度に

カウント値を1減らしカウント値が1になるま で、何回もセルを読み出したり、同時に複数読み 出すときは出線空間スイッチにより1対多接続し て読みだしたりして、カウント値が0になる時 バッファを空にすることにより同報機能を実現 し、非同報セルは同報セルカウンタは使用せず1 セルは1回で読みだしてバッファを空にし、また 萎結されたセルのバッファメモリ上のバッファ番 号に、格納しているセルが同報セルか同報セルで ないかという記号を付加して宛先別に管理し、当 該宛先別に管理されたアドレスに基づいてバッ ファメモリをアクセスし、そこに蓄積されたセル を高速に読み出すことで、同一パッファメモリか らセルを読み出す機会を多くして読みだし時のセ ル衝突を減らし、また、出線空間スイッチによっ てそのバッファメモリに接続された出線に出力す ることにより、少数のバッファメモリでセルの衝 突による廃棄が少なく、バッファメモリと入線お よび出線とを接続するスイッチの規模を小さくす ることが可能なセル交換装置を実現する。

第4の発明におけるセル交換装置は、入線より 入力されたセルを、その宛先の検出を行った後、 バッファ制御回路によって選択されたバッファ番 号へ入線多重器によって多重して音を込み蓄積 し、同報セルについては同報する宛先数をカウン ト値として同報セルカウンタに書き込んでおき、 1 宛先へ読み出す度にカウント値を1 減らしカウ ント値が0になるまで、何回もセルを読み出し、 カウント値が0になるときパッファを空にするこ とにより同報機能を実現し、非同報セルは同報セ ルカウンタを使用せず 1 セルは 1 回で読み出して バッファを空にし、また蓄積されたセルのバッ ファ番号に、格納しているセルが同報セルか非同 報セルかという記号を付加して宛先別に管理し、 当該宛先別に管理されたアドレスに基づいてバッ ファメモリをアクセスし、そこに蓄積されたセル を読み出すことで、同報可能なセル交換装置を実 現する。

(実施例)

以下、第1の発明を図について説明する。第1

図において、 (1_1) ~ (1_n) は、宛先情報としての出線番号を含むヘッダ郎とデータ部よりなるセルが入力される n ($n \ge 2$) 本の入線、 (2_1) ~ (2_n) は、セルがそのヘッダ郎にて指定された宛先に応じて出力されるm (m > 2) 本の出線である。(10)は前記各入線(1) のそれぞれに対応して設けられ、対応する入線(1) より入力されたセルのヘッダ部より宛先の出線(2) を検出するヘッダ処理回路である。

(211) ~ (21n) は前記入線 (11)~ (1n)の各々に対応して設けられ、前記ヘッダ処理回路より出力されるセルを蓄積し、高速に読み出すことにより速度調整を行なう入線速度調整パッファである。

また、 (11) はそれぞれにバッファメモリ番号#0、#1、…が付与され、指定されたアドレスに前記セルを蓄積して、そのアドレスを指定することによって書き込みの際の順序とは無関係に蓄積されたセルを読み出すことができる P (n ≤ P) 個のバッファメモリで、 1 つのバッファメモリ (11) にセルを蓄積できるバッファ (23) を q 個持つ点で

第7図に示す従来のバッファ (31)~ (31) とは異なっている。またバッファ (23) は書き込みセルが同報セルであれば同報する宛先数を、同報セルでなければセルを送る数 1 をセルに付けて書き込むとができるものである。 (12) はこのバッファメモリ (11) の各々に対応して設けられ、例えばFIFOタイプのメモリを用いて空きアドレスの管理を行い、対応付けられたバッファメモリ (11) にリードアドレスおよびライトアドレスを与える記憶制御回路である。

(13) は前記入線速度調整パッファ (211) ~ (21n) を所定のパッファメモリ (11) に選択的に接続する入線空間スイッチであり、 (14) は各パッファメモリ (11) を所定の出線 (2) に対応した出線速度調整パッファ (22n) に選択的に接続する出線空間スイッチである。

(22₁) ~ (22_m) は前記出線 (2₁)~ (2_m)に対応して設けられ、前記バッファメモリ (11₁) ~ (11_n)より高速に読み出され出線空間スイッチ (13)によって接続されたセルを蓄積し、出線の速度に調

整する出線速度調整パッファである。

(15) は入線空間スイッチ (13) のスイッチングを 制御してセルが蓄積されるパッファメモリ (11) の 選択を行うととも、出線空間スイッチ (14) のス イッチングを制御して、パッファメモリ (11) に書 積されたセルをそのヘッダ部で指定される出線 (2) に所定の順番で出力させるパッファ制御回路 である。

また、このパッファ制御回路 (15)内において、(16)は前記各入線 (1) に対応付けられたヘッダ処理回路 (10)にセル到着時に検出された当該セルル 電先出線番号 (21)~(2m)を受け、当該セモルを 諸 対しておいて が が 登 近 が で が も に が 前 は このな 空間スイッチ 選択回路 (10) に接続する ため 制 この を 部 で が る。 (17)はこの で る で が ま 込みバッファ 選択回路 (16)から 送 られ た セッファ 選択回路 (16)から 送 る し た セッファ 選択 回路 (16)から 送 る し た セッファ の ライトアドレスを メモリ (11)上のバッファのライトアドレスを

のバッファメモリ (11) に対応する記憶制御回路 (12) より得て、それを後述する宛先別待ち行列に書き込むアドレス交換回路である。

(18) はその宛先別待ち行列であり、FIFOタイプのメモリによって構成されて前記出線 (2) の各々に対応して設けられている。この宛先別待ち行列 (18) には、それが対応付けられた出線 (2) 毎に、当該出線 (2) を宛先とするセルが蓄積されたパッファメモリ (11) 上のパッファアドレスが前記アドレス交換回路 (17) によって、セルが到着した順番に書き込まれる。

(19) はこの宛先別待ち行列 (18) を参照してバッファメモリ (11) から読み出すセルを決定し、バッファ内のセルに付けられているセル読みだし数が2 以上の時は、読み出したバッファアドレスを記憶制御回路 (12) へ送らず、またバッファ内のセルに付けられているセルの読みだし数が 1 ならばその宛先別待ち行列 (18) から読み出したバッファアドレスをリードアドレスとして該当するバッファメモリ (11) に対応付けられた記憶制御回路 (12) へ

送り、どちらの場合も出線空間スイッチ (14)のスイッチングを制御して、前記パッファメモリ (11)を該当する出線 (2) に付随した出線速度調整パッファと接続する、読みだしパッファ選択回路である。

次に動作について説明する。第2図(イ)、(ロ) でセルをバッファに書き込むまでの動作、第3図(イ)、(ロ) ではセルをバッファから読みだし出線へ出力する動作を示す。簡単のため入・出線数2、パッファメモリ数2、1 メモリに含まれるバッファ数2、処理速度は入・出線速度と等しいとする。

あるタイムスロットで 1 個または 2 個のセルが入線 (1) に入力すると、セルの到着したヘッダ処理回路 (10) はそのヘッダ部より当該セルが同報セルであるか同報セルでないかということと宛先の出線番号 (2,)、(2,2)を、宛先情報として読み取り、入線番号 (1,1)、(1,2) 順に各セルの宛先情報を書き込みパッファ選択回路 (1,6) へ送る。セルは入線速度調整パッファ (2,1) へ書き込まれる。書き込

みパッファ選択回路 (16) は各々のセルを書き込むパッファメモリ番号を番号順に決定する。 ただし、そのメモリに空きパッファがないときには次番号のパッファメモリを選択する。 同報セルは複数の宛先を持つが 1 つのパッファに 1 セル格納する。入線空間スイッチ (13) はセルの書き込まれている入線速度調整パッファ (21) と決定したメモリを接続し、セルを所定のパッファに格納する。

第2図(4) はバッファ00に0。宛てセルAが格納 Cがれているとき入線(11)にセルB、(12)にセルB、が到着した状態で、第2図(a) はこの2つの先が終了した状態である。まず、宛ったがある。まずバッファメモリ(1) に同報セルBの音を込みがである。まずバッファ(10)に同報がメメモリを選択する。セルBはバッファ(10)に同報が、カップドレス(10)を、出線(2-1)。(2-2)宛て元別待ち行列に並べる。次に宛先が出線(2-2)宛てモリのを選択する。バッファメモリのを空きがあるのでバッファメモリのを選択する。

る。 書き込みバッファアドレス 01が決まると、セル C は同報でないのでセルに読みだし数 1 を付けてセル C1としてバッファに格納し、書き込みバッファアドレス 01を出線 (2 z) 宛て宛先別待ち行列に並べる。

ここではセルの書き込み速度を入・出線と等しくしたので同時に到着したセルAとセルBは異なるパッファメモリに格納したが、書き込み速度を入線のw(2≦w≦入線数)倍にすると1タイムとかできる。例えばパッファメモリ(1)に空パッファがなくパッファメモリ(1)に空パッファメモリ(1)に格納できる。ただし1タイムスロットは1処理時間(入線に1セル到着する時間)である。

第3図ではセルの読み出しを説明する。第3図(イ) はセルA、セルB、セルCがパッファ 00.10、01に格納されている状態で、第3図(ロ) ではここから各出線1セル出力したものである。1の

宛 先 別 待 ち 行 列 の 先 頤 に あ る バ ッ フ ァ ア ド レ ス か らセルを読み出す。(21)宛て宛先別待ち行列の先 顕には00が並んでいるので出線(2.)にはバッファ 00に格動されているセルAを出力するが、バッ ファにはセルAIが格納されており2は残りのセル 読みだし数を表しているのでこの数字を1減ら し、2を1と書き換え、セルはパッファに残した まま1セルを読み出す。出線(2,)宛て待ち行列の 先頭には10が並んでいるのでバッファ10に格納さ れているセルBを読みだすが、バッファにはセル 81が書き込まれており、このセルの残りの読みだ し数は1であるのでセルBを読み出すとバッファ 10は開放する。出力したセルはいったん出線速度 調整 バッファ (22) に書き込んで出線速度に合わせ て出線へ出力する。ここでパッファ00とパッファ 10は異なるメモリにあるのでセルA. セルBとも 出力できたが、もし同時に読み出したいセルが同 ーメモリにあった場合は1セルのみ出力し、残り のセルはバッファで次に読み出されるまで待ち合 わせを行う。

ここではセルの読みだし速度を出線と等しくしたが、 r (2 ≤ r ≤ 出線数)倍にすると同一バッファメモリから1タイムスロットで r 個のセルを読み出すことができる。

なお、上記実施例では、単体のセル交換装置を 示したが、このセル交換装置をリンク接続し、順 次多段に接続して拡張してもよい。

また、セルのヘッダ部の宛先情報として、セル 交換装置の出線に対応して、直接出線番号を与え るものを示したが、ヘッダ部の宛先情報にコード 化した番号を与える等何らかの変換処理を行って もよい。

また、個々のバッファメモリが、全入線で共有される一つの大きなバッファメモリとほぼ同等の性能を備えるように、セル保留残量が最も少ないバッファメモリを選んでセルを書き込む方法をとり、セル到着の変動に対しセル廃棄率を更に低くするようにしてもよい。

また、構造上ヘッダ郎とデータ郎を分離してモ れぞれ異なる速度の回路を用いて伝送し、ヘッダ 部とデータ部を並列して配置された複数の信号線 にそれぞれ割り当てるようにしてもよい。

また、上記実施例ではセル交換装置の出線に対応してそれぞれ一つのアドレス待ち行列を設けたが、それぞれの出線に優先度別に複数のアドレス待ち行列を割り当て、セルのヘッダ部に宛先出線以外に付加された優先度を示す符号に基づいて優先度の高いセルを先にパッファメモリから読み出すことも可能である。

さらに、動作速度の制約が要る場合等には、このセル交換装置の前段および後段に、直列/並列

変換回路、並列/直列変換回路をつけて、並列信 号として処理してもよい。

以下、第 2 及び第 3 の発明の一実施例を図について説明する。第 4 図において、 (1_1) ~ (1_n) は、宛先情報としての出線番号を含むヘッダ郎とデータ郎よりなるセルが入力される n ($n \ge 2$) 本の入線、 (2_1) ~ (2_n) は、セルがそのヘッダ部にて指定された宛先に応じて出力される m ($m \ge 2$) 本の出線である。(10) は前記各入線(1) のそれぞれに対応して設けられ、対応する入線(1) より入力されたセルのヘッダ部より宛先の出線(2) を検出するヘッダ処理回路である。

(21₁) ~ (21_n) は前記入線 (1₁)~ (1_n)の各々に 対応して設けられ、前記ヘッダ処理回路より出力 されるセルを蓄積し、高速に読み出すことにより 速度調整を行なう入線速度調整パッファである。

また、(11)はそれぞれにメモリ番号 # 0. # 1. … が付与され、指定されたアドレスに前記セルを蓄 積して、そのアドレスを指定することによって書 き込みの際の順序とは無関係に蓄積されたセルを

読み出すことができる p (n ≤ p) 個のパッファメモリで、 1 つのパッファメモリ (11)にセルを蓄積できる パッファ (23)を q 個持つ点で第 10 図に示す 従来のパッファ (31)~ (3 m) とは異なっている。 (12)はこのパッファメモリ (11)の各々に対応して設けられ、例えば F1 F0 タイプのメモリを用いて空きアドレスの管理を行い、対応付けられたパッファメモリ (11)にリードアドレスおよびライトアドレスを与える記憶制御回路である。

(13) は前記入線速度調整パッファ (21₁) ~ (21_n) を所定のパッファメモリ (11) に選択的に接続する入線空間スイッチであり、 (14) は各パッファメモリ (11) を所定の出線 (2) に対応した出線速度調整パッファ (22_n) に選択的に接続する出線空間スイッチである。

(221) ~(22m) は前記出線(21)~(2m)に対応して設けられ、前記パッファメモリ(111) ~(111) より高速に読み出され出線空間スイッチ(13)によって接続されたセルを書積し、出線の速度に調整する出線速度調整パッファである。 (15) は入線空間スイッチ (13) のスイッチングを制御してセルが蓄積されるバッファメモリ (11) の選択を行うとともに、出線空間スイッチ (14) のスイッチングを制御して、バッファメモリ (11) に蓄積されたセルをモのヘッダ部で指定される出線(2) に所定の順番で出力されるバッファ制御回路である。

また、このバッファ制御回路 (15) 内におッツァ 制御回路 (15) 内においッグァ 制御回路 (16) は前記各入線 (1) に対応付けられたへ当該にへの窓先出線番号 (21)~ (2n)を受けた、当該でもれたを受けたというでは、当時ではいったが、一番では、10) に接続すると、のでは、2n)を登録しているのでは、2n)~ (13) のの路のは、2n) をおけたのが、2nのは、2n) をおけたのが、2nのは、2n) とのが、2nのは、2n) とのには、2n) と

得て、それを後述する宛先別待ち行列に書き込む アドレス交換回路である。

(18) はその宛先別待ち行列であり、FIF0タイプ のメモリによって構成されて前記出線(2)の各々 に対応して設けられている。この宛先別待ち行列 (18)には、それが対応付けられた出線(2) 毎に、 当該出線(2)を宛先とするセルが蓄積されたパッ ファメモリ(11)上のパッファアドレスとセルが同 報セルであるか同報セルでないかという記号が前 記アドレス交換回路(17)によって、セルが到着し た順番に書を込まれる。(24)は同報セルカウンタ で宛先別待ち行列(18)と並列に設けられている。 これは全パッファ対応に同報セルの読みだし個数 を書き込む領域を持つ。1つのパッファに格納さ れている同報セルは複数の宛先にコピーして出力 するが 1 つ読み出すと同報セルカウンタ (24)の値 を1減らすことで、所定の全宛先に同報セルを出 力したことを認識しバッファを解放するタイミン グがわかるようになっている。

(19)はこの宛先別待ち行列と同報セルカウンタ

(24)を参照してバッファメモリ (11)から読み出すセルを決定し、その宛先別待ち行列 (18)から読み出したバッファアドレスに同報の記号が付いいてかった場合はこのバッファアドレスをリードで おいれた記憶制御回路 (12)へ送るとともに、出線空間スイッチ (14)のスイッチングを制御して、前記パッファメモリ (11)を該当する出線 (2) に付随した出線速度調整バッファを接続する読みだしバッファ選択回路である。

次に動作について説明する。第5 図(4)、(ロ) でセルをバッファに書き込むまでの動作、第6 図(4)、(ロ) ではセルをバッファから読みだし出線へ出力する動作を示す。簡単のため入・出線数2、パッファメモリ数2、1 パッファメモリに含まれるパッファ数2、処理速度は入・出線速度と等しいとする。

あるタイムスロットで 1 個または 2 個のセルが 入線 (1) に入力すると、セルの到着したヘッダ処 理回路 (10) はそのヘッダ部より当該セルが同報セ

ルであるか同報セルでないかということと読みの出線番号 (21)、 (22)を、宛先情報として読み取り、入線番号 (11)、 (12) 順に各セルの宛先情報として読み取を書き込みバッファ選択回路 (16) へ送る。セルを書き込みバッファ選択回路 (16) は各々のセルを書き込むパッファメモリ番号を番号順に決定する。ただし、そのパッファメモリを選択する。にいたときは次番号のパッファメモリを選択する。同セルは複数の宛先を持つが1つのパッファに1セルな納する。入線速度調整パッファ (21) とたたパッファメモリを接続し、セルを所定のパッファに格納する。

第 5 図 (4) はパッファ 00 に 0 。当てセル A が格納されているとき入線 (1 i) にセル B 、 (1 z) にセル C が到着した状態で、第 5 図 (0) はこの 2 つのセルの書を込みが終了した状態である。まず、宛先が(2 i) と (2 z) である同報セル B の書を込みメモリを選択する。まずメモリ (1) を選択したとする。セ

ル B は パッファ 10 に格納し、この パッファアドレスに同報 セルの記号例えば m を付けた 10 m を、出線 (2 1)、 (2 2) 宛 大別待ち行列に並べる。同報 セルカウンタの パッファ 10 に対応するところには セルの 読みだし回数 である 2 を書き込む。 次 メモルの 説みだし回数である 2 を書き込む。 次 メモリを選択する。同じタイミングに 2 セルを同 アドレス・ファに書き込み パッファアドレス 5 1が決まると、セルをパッファに格納し、アドレスに同報でない記号例えば n を付けた 0 i n を出線 (2 2) 宛 て 宛 先 別待ち行列に 並べる。 同報 セルカウンタには何も書き込まない。

ここではセルの書き込み速度を入・出線と等しくしたので同時に到着したセルAとセルBは異なるメモリに格納したが、書き込み速度を入線のw(2≦w≦入線数)倍にすると1タイムスロットで1つのメモリにw個のセルを書き込むことができる。例えばパッファメモリ1に空パッファが2個あった場

合速度 2 倍ではセルを 2 個 パッファメモリ 1 に格 納できる。ただし 1 タイムスロットは 1 処理時間 (入線に 1 セル到着する時間)である。

第6図ではセルの読み出しを説明する。第6図 (1) はセルA、セルB、セルCがバッファCO. 10, 01に格納されている状態で、第6図(10) では ここから各出線1セル出力したものである。第6 図(4) の宛先別待ち行列の先頭にあるバッファア ドレスからセルを読み出す。(21)宛て宛先別待ち 行列の先頭には00mが並んでいるので出線(21)に はパッファ00に格納されているセルAを出力する が、mは同報の記号なのでセルカウンタの00に書 かれている数字を1減らし、2を1と書き換え、 セルはパッファに残したまま1セルを読み出す。 出線 (22) 宛て待ち行列の先頭には10 n が並んでい るが、これは同報セルではないのでパッファ10に 格納されているセルBを読みだすと、パッファ10 は開放する。出力したセルはいったん出線速度調 整パップァ(22)に書き込んで出線速度に合わせて 出線へ出力する。ここでバッファ00とバッファ10 は異なるメモリにあるのでセルA、セルBともに出力できたが、もし同時に読み出したいセルが同一メモリにあった場合は 1 セルのみ出力し、残りのセルはバッファで次に読み出されるまで待ち合わせを行う。

ここではセルの読み出し速度を出線として等しくしたが、r (2 ≤ r ≤ 出線数)倍にすると同一パッファメモリから1タイムスロットで r 個のセルを読み出すことができる。

なお、上記実施例では、単体のセル交換装置を 示したが、このセル交換装置をリンク接続し、順 次多段に接続して拡張してもよい。

また、セルのヘッダ部の宛先情報として、セル 交換装置の出線に対応して、直接出線番号を与え るものを示したが、ヘッダ部の宛先情報にコード 化した番号を与える等何らかの変換処理を行って もよい。

また、個々のバッファメモリが、全入線で共有 される一つの大きなバッファメモリとほぼ同等の 性能を借えるように、セル保留残量が最も少ない

バッファメモリを選んでセルを書き込む方法をとり、セル到者の変動に対しセル廃棄率を更に低く するようにしてもよい。

また、構造上ヘッダ部とデータ部を分離してそれぞれ異なる速度の回路を用いて伝送し、ヘッダ部とデータ部を並列して配置された複数の信号線にそれぞれ割り当てるようにしてもよい。

さらに、上記実施例では、入線のリンク速度を同一としたが、バッファメモリからの読み出しまた、入線リンク速度より速くすればトラヒック集束が可能であり、逆に入線のリンク速度を出れてある。また、というで、変換を置るりも、より高速にすることが出来る。

また、上記実施例ではセル交換装置の出線に対応してそれぞれ一つのアドレス待ち行列を設けたが、それぞれの出線に優先度別に複数のアドレス

待ち行列を割り当て、セルのヘッダ部に宛先出線 以外に付加された優先度を示す符号に基づいて優 先度の高いセルを先にバッファメモリから読み出 すことも可能である。

さらに、動作速度の制約が要る場合等には、このセル交換装置の前段および後段に、直列/並列 変換回路、並列/直列変換回路をつけて、並列信 号として処理してもよい。

以下、第4の発明の一実施例を図について説明する。第7図において、(11)~(1a)は、 宛先情報としての出線番号を含むヘッダ郎とデータ部よりなるセルが入力される n (n≥2) 本の入線、(21)~(2a)は、セルがそのヘッダ部にて指定された宛先に応じて出力される m (m≥2) 本の出線である。(10)は前記各入線(1) のそれぞれに対応して設けられ、対応する入線(1) より入力されたセルのヘッダ部より宛先の出線(2) を検出するヘッダ処理回路である。

(30)はn本の入線に到着したセルを速度をn倍。 にして多重する入線多重器である。また、(11)は 指定されたアドレスに前記セルを蓄積して、そのアドレスを指定することによって書き込みの際の順序とは無関係に蓄積されたセルを読み出すことができるバッファメモリで、1つのバッファメモリ(11)にセルを蓄積できるバッファ(23)を q 個持つ。

(12) はこのバッファメモリ (11) に対応して設けられ、例えば FI FOタイプのメモリを用いて空きアドレスの管理を行い、対応付けられたバッファメモリ (11) にリードアドレスおよびライトアドレスを与える記憶制御回路である。

(32)はバッファメモリ (11)から多重して出力されたセルを所定の出線に分離して出力する出線分離器である。

(15) はバッファメモリ (11) に蓄積されたセルを モのヘッダ部で指定される出線 (2) に所定の順番 で出力されるバッファ制御回路である。

また、このバッファ制御回路 (15)内において、(17)は、ヘッダ処理回路 (10)から送られてくる前記出線番号 (2,)~(2,)を参照して到着したセルを

宛先別に分け、当該セルが書き込まれたバッファメモリ (11)上のバッファのライトアドレスを、記憶制御回路 (12)より得て、それを後述する宛先別待ち行列に書き込むアドレス交換回路である。

(18) はその宛先別待ち行列であり、F1F0タイプ のメモリによって構成されて前記出線(2)の各々 に対応して設けられている。この宛先別待ち行列 (18)には、それが対応付けられた出線(2) 毎に、 当該出線(2)を宛先とするセルが書積されたバッ ファメモリ (11)上のパッファアドレスとセルが同 報セルであるか同報セルでないかという記号が前 記アドレス交換回路(17)によって、セルが到着し た順番に書き込まれる。(24)は同報セルカウンタ で 宛先 別待 ち 行 列 (18)と 並 列 に 設 け ら れ て い る。 これは全バッファ対応に同報セルの読みだし個数 を書き込む領域を持つ。1つのバッファに格納さ れている同報セルは複数の宛先にコピーして出力 するが 1 つ読み出すと同報セルカウンタ(24)の値 を1減らすことで、所定の全宛先に同報セルを出 力したことを認識しバッファを解放するタイミン

グがわかるようになっている。

次に動作について説明する。第8図(4).(p) でセルをバッファに書き込むまでの動作、第9図(4),(p) ではセルをバッファから読みだし出線へ出力する動作を示す。簡単のため入・出線数を2、1 パッファメモリに含まれるパッファ数を4とする。

あるタイムスロットで1個または2個のセルが入線(1) に入力すると、セルの到着したヘッダ処理回路(10)はそのヘッダ部より当該セルが同報セルであるか同報セルでないかということと読みの出線番号(2,1)、(2,2)を、宛先情報として読み取り、入線番号(1,1)、(1,2)類に各セルの宛発を情報をアドレス交換回路(17)へ送る。1つの同報セル格の方となる。記憶制御回路(12)により、書き込みバッファ番号を選択する。

第8図 (イ) はバッファ 00に 0 o当てセルAが格納されているとき入線 (li)にセルB、 (li)にセルCが到着した状態で、第8図 (ロ) はこの2つのセル

の書き込みが終了した状態である。宛先が(21)と(21)である同報セルBをバッファ10に格納し、このバッファドレスに同報セルの記号例えばmを付けた10mを、出線(21)。(22)宛て宛先別待ち行列に並べる。同報セルカウンタのバッファ10に対応するところにはセルの読みだし回数である2を書き込む。次に宛先が出線(22)宛てセルCの書き込みバッファ01に、セルを格納し、アドレスに同報でない記号例えばnを付けた01nを出線(22)宛て宛先別待ち行列に並べる。同報セルカウンタには何も書き込まない。

第9図ではセルの読み出しを説明する。第9図(4) はセルA、セルB、セルCがバッファ00.10.01に格納されている状想で、第9図(ロ)ではここから各出線1セル出力したものである。第9図(4)の宛先別待ち行列の先頭にあるパッファアドレスからセルを読み出す。(21)宛て宛先別待ち行列の先頭には00mが並んでいるので出線(21)にはパッファ00に格納されているセルAを出力するが、mは同報の記号なのでセルカウンタの00に書

かれている数字を 1 減らし、 2 を 1 と書き換え、セルはパッファに残したまま 1 セルを読み出す。出線 (2 x) 宛て待ち行列の先頭には 10 n が並んでいるが、これは同報セルではないのでパッファ 10 に格納されているセル B を読みだすと、パッファ 10 は開放する。

なお、上記実施例では、単体のセル交換装置を示したが、このセル交換装置をリンク接続し、順次多段に接続して拡張してもよい。

また、セルのヘッダ部の宛先情報として、セル交換装置の出線に対応して、直接出線番号を与えるものを示したが、ヘッダ部の宛先情報にコード化した番号を与える等何らかの変換処理を行ってもよい。

また、個々のバッファメモリが、全入線で共有される一つの大きなバッファメモリとほぼ同等の性能を備えるように、セル保留残量が最も少ないバッファメモリを選んでセルを書き込む方法をとり、セル到着の変動に対しセル廃棄率を更に低くするようにしてもよい。

変換回路、並列/直列変換回路をつけて、並列信 号として処理してもよい。

(発明の効果)

. ,,

以上のように第1の発明によれば、入線より入 力されたセルを、その宛先の検出を行なった後、 入線空間スイッチによって選択されたバッファメ モリへ入線速度のw(1≤w≤入線数)の速度で 蓄積し、蓄積されたセルのバッファメモリ上のア ドレスをその宛先別に管理して、当該宛先別に管 理されたアドレスに基づいてバッファメモリをア クセスし、そこに蓄積されたセルを出線速度の r(1≤r≤出線数)倍の速度で読み出して、出 線空間スイッチによって当該バッファメモリに接 統された出線に出力するように構成したので、速 度をあまり上げずにセルの交換を行うことが可能 となり、さらにバッファメモリの数も削減できる ので、空間スイッチの規模を大きくせずに、セル の書き込み数がバッファメモリの容量をこえるこ とで生ずるセル廃棄率を下げることが可能であ り、また同報セルは問報する数を常にセルを挌納 また、セルを書き込むバッファメモリ内のバッファ番号の選択はライトアドレス、リードアドレスを記憶制御回路 (12)で管理することにより行ったが、例えばアドレスチェーンを作るなど、他の方法を用いても良い。

また、構造上ヘッダ部とデータ部を分離してそれぞれ異なる速度の回路を用いて伝送し、ヘッダ部とデータ部を並列して配置された複数の信号線にそれぞれ割り当てるようにしてもよい。

さらに、セル交換装置段間でのセル廃棄率を更 に低いものにすることが出来る。

また、上記実施例ではセル交換装置の出線に対応してそれぞれ一つのアドレス待ち行列を設けたが、それぞれの出線に優先度別に複数のアドレス待ち行列を割り当て、セルのヘッダ部に宛先出線以外に付加された優先度を示す符号に基づいて優先度の高いセルを先にパッファメモリから読み出すことも可能である。

さらに、動作速度の制約が要る場合等には、このセル交換装置の前段および後段に、直列/並列

しているパッファ内で管理することにより、同報でないセルと同時に扱うためパッファメモリ数を増やさずにまた出線の利用率を下げずに同報機能を実現することの可能なセル交換装置が得られる効果がある。

り、同報でないセルと同時に扱うためバッファメ モリ数を増やさずにまた出線の利用率を下げずに 同報機能を実現することの可能なセル交換装置が 得られる効果がある。

第3の発明によれば、入線より入力されたセル を、その宛先の検出を行なった後、入線空間ス イッチによって選択されたバッファメモリへ入線 速度のw(1≤w≤入線数)の速度で蓄積し、蓄 肢されたセルのバッファメモリ上のアドレスをモ の宛先別に管理して、当該宛先別に管理されたア ドレスに基づいてバッファメモリをアクセスし、 そこに書積されたセルを出線速度のr(1≤r≤ 出線数)倍の速度で読み出して、出線空間スイッ チによって当該パッファメモリに投続された出線 に出力するように構成したので、速度をあまり上 げずにセルの交換を行うことが可能となり、さら ドバッファメモリの数も削減できるので、空間ス イッチの規模を大きくせずに、セルの音を込み数 がパッファメモリの容量をこえることで生ずるセ ル廃棄率を下げることができる効果がある。

セル交換装置が得られる効果がある。

4. 図面の簡単な説明


(1₁)~(1_n)は入線、(2₁)~(2_n)は出線、(3₁)~(3_n) はパッファメモリ、(6₁)~(6_n) は出線選択回路、(10₁)~(10_n) はヘッダ処理回路、(11₁)~(11_n) はパッファメモリ、(12₁)~


また同報セルは同報する数を同報セルカウンタを設けて常に管理することにより、同報でないセルと同時に扱うためバッファメモリ数を増やさずにまた出線の利用率を下げずに同報機能を実現することの可能なセル交換装置が得られる効果がある

(12。) は記憶制御回路、(13)は入線空間スイッチ、(14)は出線空間スイッチ、(15)はバッファ制御回路、(16)は書き込みバッファ選択回路、(17)はアドレス交換回路、(18·1)~(18·n)はアドレス待ち行列、(19)は読み出しバッファ選択回路、(21·1)~(21·n)は入線速度調整バッファ、(22·1)~(22·n)は出線速度調整バッファ、(22·1)~(22·n)はバッファ、(24)は同報セルカウンタ、(30)は入線多重器、(31)は出線分離器である。


なお、各図中、同一符号は同一または相当部分 を示す。


代理人 山 崎 宗








第42











第1頁の続き

@発 明 者 一 能 神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社通 大 島

信システム研究所内

@発 明 者 青 山 滋 神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社通

信システム研究所内

手 続 補 正 書(自発)

平成 3 年 3 月 1 3 日

特許庁長官殿

特顧平2-293012号

2. 発明の名称

1. 事件の表示

セル交換装置

3. 補正をする者 事件との関係 特許出願人

住 所 東京都千代田区丸の内二丁目2番3号

名 称 (601)三菱電機株式会社

代表者 志 敏 守 哉

4. 代 理 人

東京都中央区日本橋本町1丁目9番13号 住 所

中山ビル4階

氏 名(7336)代理人 弁理士 山 崎 宗 秋

電話 03(3241)3046



5. 補正の対象

明細書の発明の詳細な説明の欄。



6. 補正の内容

·明細春第6頁第16行の「(ℓ≧ n)側」という 記載を「(l≥n)個」と補正する。

以 上

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record.

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

| 8 |
|---|
| ☐ BLACK BORDERS |
| ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES |
| ☐ FADED TEXT OR DRAWING |
| ☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING |
| ☐ SKEWED/SLANTED IMAGES |
| ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS |
| GRAY SCALE DOCUMENTS |
| LINES OR MARKS ON ORIGINAL DOCUMENT |
| REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY |
| |

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)